CDCF5801 Купить - TI

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

CDCF5801

The CDCF5801 provides clock multiplication from a reference clock (REFCLK) signal with the unique capability to delay...

Наличие: 255 шт. Гарантия оригинала

Адрес доставки:

Цена: Запросить цену

шт.

Купить

Цена действительна 24 часа

Высокий спрос на этой неделе

Производитель:

ЧипСити Номер продукта:

CC550294606

Дата доставки: 7 дней

3D модель

Оплата:

Обновлено 01.05.2026, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

Более 11 лет опыта в закупках

Сертифицированный поставщик (ISO)

1000+ клиентов в России

Поддержка малого MOQ

CDCF5801 характеристики

Атрибут	Значение атрибута
Номенклатура	CDCF5801
Производитель	TI
ЧипСити Номер продукта	CC550294606
Жизненный Цикл Продукта	В производстве
Даташит
3D модель	3D модель
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
	Показывать Просмотр аналоги замена

Аналоги товара

CDCF5801 описание продукта

The CDCF5801 provides clock multiplication from a reference clock (REFCLK) signal with the unique capability to delay or advance the CLKOUT/CLKOUTB with steps of only 1.3 mUI through a phase aligner. For every rising edge on the DLYCTRL pin the CLKOUT is delayed by a 1.3-mUI step size as long as the LEADLAG input detects a low signal at the time of the DLYCTRL rising edge. Similarly for every rising edge on the DLYCTRL pin the CLKOUT is advanced by a 1.3-mUI step size as long as the LEADLAG pin is high during the transition. This unique capability allows the device to phase align (zero delay) between CLKOUT/CLKOUTB and any one other CLK in the system by feeding the clocks that need to be aligned to the DLYCTRL and the LEADLAG pins. Also it provides the capability to program a fixed delay by providing the proper number of edges on the DLYCTRL pin, while strapping the LEADLAG pin to dc high or low. Further possible applications are:
Aligning the rising edge of the output clock signal to the input clock rising edge
Avoiding PLL instability in applications that require very long PLL feedback lines
Isolation of jitter and digital switching noise
Limitation of jitter in systems with good ppm frequency stability
The CDCF5801 provides clock multiplication and division from a reference clock (REFCLK) signal. The device is optimized to have extremely low jitter impact from input to output. The predivider pins MULT[0:1] and post-divider pins P[0:2] provide selection for frequency multiplication and division ratios, generating CLKOUT/CLOUTKB frequencies ranging from 25 MHz to 280 MHz with clock input references (REFCLK) ranging from 12.5 MHz to 240 MHz. The selection of pins MULT[0:1] and P[1:2] determines the multiplication value of 1, 2, 4, or 8. The CDCF5801 offers several power-down/ high-impedance modes, selectable by pins P0, STOPB and PWRDN. Another unique capability of the CDCF5801 is the high sensitivity and wide common-mode range of the clock-input pin REFCLK by varying the voltage on the VDDREF pin. The clock signal outputs CLKOUT and CLKOUTB can be used independently to generate single-ended clock signals. The CLKOUT/CLKOUTB outputs can also be combined to generate a differential output signal suitable for LVDS, LVPECL, or HSTL/SSTL signaling. The CDCF5801 is characterized for operation over free-air temperatures of -40°C to 85°C.
Low-Jitter Clock Multiplier: ×1, ×2, ×4, ×8
Programmable Bidirectional Delay Steps of 1.3 mUI
Output Frequency Range of 25 MHz to 280 MHz
Input Frequency Range of 12.5 MHz to 240 MHz
Low Jitter Generation
Single-Ended REFCLK Input With Adjustable Trigger Level (Works With LVTTL, HSTL, and LVPECL)
Differential/Single-Ended Output
Output Can Drive LVPECL, LVDS, and LVTTL
Three Power Operating Modes to Minimize Power
Low Power Consumption (&kt;190 mW at 280 MHz/3.3 V)
Packaged in a Shrink Small-Outline Package (DBQ)
No External Components Required for PLL
Spread Spectrum Clock Tracking Ability to Reduce EMI (SSC)
APPLICATIONS
Video Graphics
Gaming Products
Datacom
Telecom
Noise Cancellation Created by FPGAs

Показывать

CDCF5801 Даташит PDF

20 страницы, 422 КБ

07/24/2012

просматривать

CDCF5801 Даташит PDF

22 страницы, 603 КБ

09/12/2016

просматривать

Поиск деталей онлайн

Обновлено 2026/05/01 07:34:36(GMT+3)

Мы поддерживаем денежные переводы из различных банков.Если у вас есть другие потребности в оплате, вы можете связаться с менеджером по продажам. Клиент несет ответственность за расходы по доставке.
- Вы можете выбрать, будет ли стоимость доставки взиматься через ваш счет доставки или нами.

- Пожалуйста, заранее уточните у логистической компании стоимость доставки в отдаленные районы.

- (За доставку в эти районы может взиматься дополнительная плата ($35-$50)).

- Срок доставки: обычно от 2 до 7 рабочих дней.

- Номер для отслеживания будет выслан после отправки заказа.
- Тщательно проверено и упаковано на складе ChipCity

- Вакуумная упаковка

- Антистатическая упаковка

- Ударопрочный пенопласт
- Данные условия носят справочный характер, фактические условия зависят от предложения продавца.

- Пожалуйста, уточняйте технические характеристики продукции при заказе.

- MOQ - минимальное количество заказа, необходимое для приобретения каждой детали.

- Если у вас есть особые инструкции по заказу, пожалуйста, укажите их на странице заказа.

- При заказе будет использоваться предотгрузочная инспекция (PSI).
- Входной контроль качества (IQC), 1000+ квалифицированных дилеров.

- Чипы тестируются авторитетными организациями, чтобы гарантировать качество, подлинность и безопасность вашего устройства.

- Контроль декапсуляции

- Рентгеновский контроль

- рентгенографический контроль

- Электрическое тестирование

- тестирование поверхности

- Склад цифровых компонентов, занимающий площадь 800 квадратных метров, с постоянной температурой и влажностью

Узнать больше >

Рекомендуемые детали
Горячие детали
Популярные детали
Недавно популярные детали

SN:H0.57LO0V1Q0QC0S0