TMS320C6657CZHA Купить - TI Цифровой сигнальный процессор DSP

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

TMS320C6657CZHA

DSP Fixed-Point/Floating-Point 16Bit 1GHz 8000MIPS 625Pin FCBGA

Наличие: 1,047 шт.

Адрес доставки: Москва

Цена: ₽ 4,602.28

шт.

Купить

*Запросить предложение по оптовому количеству?

*Акции меняются очень быстро Контакты немедленно!

Производитель:

ЧипСити Номер продукта:

CC666661

Категория продукта:

Цифровой сигнальный процессор DSP

3D модель

Оплата:

Обновлено 17.06.2025, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

TMS320C6657CZHA характеристики

Атрибут	Значение атрибута
Номенклатура	TMS320C6657CZHA
Производитель	TI
ЧипСити Номер продукта	CC666661
Категория продукта	Цифровой сигнальный процессор DSP
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	625 Pin
Корпус/Пакет	FCBGA-625
Частота	1 GHz
Количество Стежков	625 Position
Размер ОЗУ	1 MB
Количество Битов	16 Bit
Количество УАПП	2 UART
Количество входов и выходов	32 Input IO
Рабочая температура (Макс)	100 ℃
Рабочая температура (мин)	-40 ℃
Напряжение питания (Макс)	1.1 V
Рабочая Температура	-40℃ ~ 100℃
Жизненный Цикл Продукта	Active
Упаковка	Each
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Contains Lead
REACH SVHC Комплаенс	No SVHC
REACH SVHC Compliance Edition	2015/06/15
ECCN кодекс	5A991.b.1
Лицензия HK STC	NLR
	Показывать Просмотр аналоги замена

TMS320C6657CZHA описание продукта

The C665x are high performance fixed- and floating-point DSPs that are based on TI"s KeyStone multicore architecture. Incorporating the new and innovative C66x DSP core, this device can run at a core speed of up to 1.25 GHz. For developers of a broad range of applications, both C665x DSPs enable a platform that is power-efficient and easy to use. In addition, the C665x DSPs are fully backward compatible with all existing C6000™ family of fixed- and floating-point DSPs.
TI"s KeyStone architecture provides a programmable platform integrating various subsystems (C66x cores, memory subsystem, peripherals, and accelerators) and uses several innovative components and techniques to maximize intradevice and interdevice communication that lets the various DSP resources operate efficiently and seamlessly. Central to this architecture are key components such as Multicore Navigator that allows for efficient data management between the various device components. The TeraNet is a nonblocking switch fabric enabling fast and contention-free internal data movement. The multicore shared memory controller allows access to shared and external memory directly without drawing from switch fabric capacity.
For fixed-point use, the C66x core has 4× the multiply accumulate (MAC) capability of C64x+ cores. In addition, the C66x core integrates floating-point capability and the per-core raw computational performance is an industry-leading 40 GMACS per core and 20 GFLOPS per core (@1.25 GHz operating frequency). The C66x core can execute 8 single precision floating-point MAC operations per cycle and can perform double- and mixed-precision operations and is IEEE 754 compliant. The C66x core incorporates 90 new instructions (compared to the C64x+ core) targeted for floating-point and vector math oriented processing. These enhancements yield sizeable performance improvements in popular DSP kernels used in signal processing, mathematical, and image acquisition functions. The C66x core is backward code-compatible with TI"s previous generation C6000 fixed- and floating-point DSP cores, ensuring software portability and shortened software development cycles for applications migrating to faster hardware.
The C665x DSP integrates a large amount of on-chip memory. In addition to 32KB of L1 program and data cache, 1024KB of dedicated memory can be configured as mapped RAM or cache. The device also integrates 1024KB of Multicore Shared Memory that can be used as a shared L2 SRAM and/or shared L3 SRAM. All L2 memories incorporate error detection and error correction. For fast access to external memory, this device includes a 32-bit DDR-3 external memory interface (EMIF) running at a rate of 1333 MHz and has ECC DRAM support.
This family supports a number of high-speed standard interfaces including RapidIO ver 2, PCI Express Gen2, and Gigabit Ethernet. This family of DSPs also includes I2C, UART, Multichannel Buffered Serial Port (McBSP), Universal Parallel Port (uPP), and a 16-bit asynchronous EMIF, along with general-purpose CMOS IO. For high throughput, low latency communication between devices or with an FPGA, a 40-Gbaud full-duplex interface called HyperLink is included.
The C665x devices have a complete set of development tools, which includes: an enhanced C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.
TI’s KeyStone Multicore Architecture provides a high performance structure for integrating RISC and DSP cores with application-specific coprocessors and I/O. The KeyStone architecture is the first of its kind that provides adequate internal bandwidth for nonblocking access to all processing cores, peripherals, coprocessors, and I/O. This internal bandwidth is achieved with four main hardware elements: Multicore Navigator, TeraNet, Multicore Shared Memory Controller, and HyperLink.
Multicore Navigator is an innovative packet-based manager that controls 8192 queues. When tasks are allocated to the queues, Multicore Navigator provides hardware-accelerated dispatch that directs tasks to the appropriate available hardware. The packet-based system on a chip (SoC) uses the two Tbps capacity of the TeraNet switched central resource to move packets. The Multicore Shared Memory Controller lets processing cores access shared memory directly without drawing from the capacity of TeraNet, so packet movement cannot be blocked by memory access.
HyperLink provides a 40-Gbaud chip-level interconnect that lets SoCs work in tandem. The low-protocol overhead and high throughput of HyperLink make an ideal interface for chip-to-chip interconnections. Working with Multicore Navigator, HyperLink dispatches tasks to tandem devices transparently and executes tasks as if they are running on local resources.

Показывать

TMS320C6657CZHA Даташит PDF

245 страницы, 1756 КБ

12/17/2016

просматривать

TMS320C6657CZHA Даташит PDF

233 страницы, 2336 КБ

12/10/2014

просматривать

TMS320C6657CZHA Даташит PDF

233 страницы, 2386 КБ

10/25/2016

просматривать

TMS320C6657CZHA Справочное руководство пользователя

245 страницы, 1756 КБ

07/27/2016

просматривать

TMS320C6657CZHA Справочное руководство пользователя

245 страницы, 1559 КБ

02/17/2016

просматривать

TMS320C6657CZHA Справочное руководство пользователя

245 страницы, 1559 КБ

11/19/2015

просматривать

TMS320C6657CZHA Справочное руководство пользователя

245 страницы, 1559 КБ

07/28/2015

просматривать

TMS320C6657CZHA Справочное руководство пользователя

233 страницы, 2336 КБ

10/18/2014

просматривать

TMS320C6657CZHA Другие Даташит

71 страницы, 470 КБ

просматривать

Поиск деталей онлайн

Обновлено 2025/06/17 07:34:36(GMT+3)

Мы поддерживаем денежные переводы из различных банков.Если у вас есть другие потребности в оплате, вы можете связаться с менеджером по продажам. Клиент несет ответственность за расходы по доставке.
- Вы можете выбрать, будет ли стоимость доставки взиматься через ваш счет доставки или нами.

- Пожалуйста, заранее уточните у логистической компании стоимость доставки в отдаленные районы.

- (За доставку в эти районы может взиматься дополнительная плата ($35-$50)).

- Срок доставки: обычно от 2 до 7 рабочих дней.

- Номер для отслеживания будет выслан после отправки заказа.
- Тщательно проверено и упаковано на складе ChipCity

- Вакуумная упаковка

- Антистатическая упаковка

- Ударопрочный пенопласт
- Данные условия носят справочный характер, фактические условия зависят от предложения продавца.

- Пожалуйста, уточняйте технические характеристики продукции при заказе.

- MOQ - минимальное количество заказа, необходимое для приобретения каждой детали.

- Если у вас есть особые инструкции по заказу, пожалуйста, укажите их на странице заказа.

- При заказе будет использоваться предотгрузочная инспекция (PSI).
- Входной контроль качества (IQC), 1000+ квалифицированных дилеров.

- Чипы тестируются авторитетными организациями, чтобы гарантировать качество, подлинность и безопасность вашего устройства.

- Контроль декапсуляции

- Рентгеновский контроль

- рентгенографический контроль

- Электрическое тестирование

- тестирование поверхности

- Склад цифровых компонентов, занимающий площадь 800 квадратных метров, с постоянной температурой и влажностью

Узнать больше >

Рекомендуемые детали
Горячие детали
Популярные детали
Недавно популярные детали

SN:H2.35562LO48824V96Q0QC0S0