SN65LVDS100DGKR Купить - TI Чип интерфейса

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

SN65LVDS100DGKR

Repeater/Translator (>1Gbps) 2Gbps LVDS/LVPECL/CML to LVDS Repeater/Translator LVDS Translator/Repeater 0.454V 8Pin VSSOP T/R

Наличие: 810 шт.

Адрес доставки: Москва

Цена: ₽ 318.26

шт.

Купить

*Запросить предложение по оптовому количеству?

*Акции меняются очень быстро Контакты немедленно!

Производитель:

ЧипСити Номер продукта:

CC1562903

Категория продукта:

Чип интерфейса

3D модель

Оплата:

Обновлено 17.06.2025, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

SN65LVDS100DGKR характеристики

Атрибут	Значение атрибута
Номенклатура	SN65LVDS100DGKR
Производитель	TI
ЧипСити Номер продукта	CC1562903
Категория продукта	Чип интерфейса
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	8 Pin
Корпус/Пакет	VSSOP-8
Напряжение Питания (DC)	3.00V (min)
Ток Питания	25 mA
Количество Каналов	1 Channel
Рассеяние Мощности	377 mW
Входная Ёмкость	0.6 pF
Максимальное входное напряжение	0.1 V
Выходное напряжение (Макс)	0.454 V
Входной ток (мин)	66 μA
Рабочая температура (Макс)	85 ℃
Рабочая температура (мин)	-40 ℃
Рассеиваемая Мощность (Макс)	377 mW
Напряжение питания	3V ~ 3.6V
Напряжение питания (Макс)	3.6 V
Напряжение питания (мин)	3 V
Длина	3 mm
Ширина	3 mm
Высота	0.97 mm
Рабочая Температура	-40℃ ~ 85℃
Жизненный Цикл Продукта	Active
Упаковка	Tape & Reel (TR)
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
REACH SVHC Compliance Edition	2015/06/15
	Показывать Просмотр аналоги замена

SN65LVDS100DGKR описание продукта

DESCRIPTION
The SN65LVDS100, SN65LVDT100, SN65LVDS101, and SN65LVDT101 are a high-speed differential receiver and driver connected as a repeater. The receiver accepts low-voltage differential signaling
(LVDS), positive-emitter-coupled logic (PECL), or current-mode logic (CML) input signals at rates up to 2
Gbps and repeats it as either an LVDS or PECL output signal. The signal path through the device is
differential for low radiated emissions and minimal added jitter.
FEATURES
• Designed for Signaling Rates(1) ≥ 2 Gbps
• Total Jitter < 65 ps
• Low-Power Alternative for the MC100EP16
• Low 100 ps (Max) Part-To-Part Skew
• 25 mV of Receiver Input Threshold Hysteresis Over 0-V to 4-V Common-Mode Range
• Inputs Electrically Compatible With LVPECL, CML, and LVDS Signal Levels
• 3.3-V Supply Operation
• LVDT Integrates 110-Ω Terminating Resistor
• Offered in SOIC and MSOP
APPLICATIONS
• 622 MHz Central Office Clock Distribution
• High-Speed Network Routing
• Wireless Basestations
• Low Jitter Clock Repeater
• Serdes LVPECL Output to FPGA LVDS Input Translator

Показывать

SN65LVDS100DGKR Даташит PDF

43 страницы, 1575 КБ

04/29/2017