MC10E195FNR2G Купить - ON Semiconductor Линия задержки

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

MC10E195FNR2G

ON Semiconductor

Active Programmable Delay Line 1IN 0.02ns ABS 4.03ns MAX 28Pin PLCC T/R

Наличие: 0 шт. Гарантия оригинала

Адрес доставки:

Цена: Запросить цену

шт.

Купить

Цена действительна 24 часа

Высокий спрос на этой неделе

Производитель:

ON Semiconductor

ЧипСити Номер продукта:

CC68449225

Категория продукта:

Линия задержки

Дата доставки: 7 дней

3D модель

Оплата:

Обновлено 01.05.2026, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

Более 11 лет опыта в закупках

Сертифицированный поставщик (ISO)

1000+ клиентов в России

Поддержка малого MOQ

MC10E195FNR2G характеристики

Атрибут	Значение атрибута
Номенклатура	MC10E195FNR2G
Производитель	ON Semiconductor
ЧипСити Номер продукта	CC68449225
Жизненный Цикл Продукта	Active
Категория продукта	Линия задержки
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	28 Pin
Корпус/Пакет	PLCC-28
Безгалогеновый Статус	Halogen Free
Рабочая температура (Макс)	85 ℃
Рабочая температура (мин)	0 ℃
Напряжение питания	4.2V ~ 5.7V
Длина	11.58 mm
Ширина	11.58 mm
Высота	3.69 mm
Рабочая Температура	0℃ ~ 85℃
Упаковка	Tape & Reel (TR)
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
ECCN кодекс	EAR99
	Показывать Просмотр аналоги замена

Аналоги товара

MC10E195FNR2G описание продукта

The MC10E/100E195 is a programmable delay chip (PDC) designed primarily for clock de-skewing and timing adjustment. It provides variable delay of a differential ECL input transition. The delay section consists of a chain of gates organized as shown in the logic symbol. The first two delay elements feature gates that have been modified to have delays 1.25 and 1.5 times the basic gate delay of approximately 80 ps. These two elements provide the E195 with a digitally-selectable resolution of approximately 20 ps. The required device delay is selected by the seven address inputs D[0:6], which are latched on chip by a high signal on the latch enable (LEN) control. Because the delay programmability of the E195 is achieved by purely differential ECL gate delays the device will operate at frequencies of >1.0 GHz while maintaining over 600 mV of output swing. The E195 thus offers very fine resolution, at very high frequencies, that is selectable entirely from a digital input allowing for very accurate system clock timing. An eighth latched input, D7, is provided for cascading multiple PDC?s for increased programmable range. The cascade logic allows full control of multiple PDC?s, at the expense of only a single added line to the data bus for each additional PDC, without the need for any external gating. pin, an internally generated voltage supply, is available to this device only. For single-ended input conditions, the unused differential input is connected to V as a switching reference voltage. V may also rebias AC coupled inputs. When used, decouple V via a 0.015F capacitor and limit current sourcing or sinking to 0.5 mA. When not used, VThe 100 Series contains temperature compensation.
Features
---
|
2.0ns Worst Case Delay Range
20ps/Delay Step Resolution
>1.0GHz Bandwidth
On Chip Cascade Circuitry
PECL Mode Operating Range: VCC = 4.2 V to 5.7 V with VEE = 0 V
NECL Mode Operating Range: VCC = 0 V with VEE = -4.2 V to -5.7 V
Internal Input Pulldown Resistors
ESD Protection: > 2 kV HBM, > 200 V MM
Meets or Exceeds JEDEC Spec EIA/JESD78 IC Latchup Test
Moisture Sensitivity Level 1
For Additional Information, see Application Note AND8003/D
Flammability Rating: UL-94 code V-0 @ 1/8", Oxygen Index 28 to 34
Transistor Count = 368 devices
Pb-Free Packages are Available

Показывать

MC10E195FNR2G Даташит PDF

11 страницы, 151 КБ

11/09/2006