MC100LVEL14DWR2G Купить - ON Semiconductor Тактовый амортизатор, драйвер, схема фазовой автоподстройки

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

MC100LVEL14DWR2G

ON Semiconductor

Clock Multiplexer 5Out 2IN 1:5 20Pin SOIC W T/R

Наличие: 996 шт.

Адрес доставки: Москва

Цена: ₽ 188.50

шт.

Купить

*Запросить предложение по оптовому количеству?

*Акции меняются очень быстро Контакты немедленно!

Производитель:

ON Semiconductor

ЧипСити Номер продукта:

CC26186470

Категория продукта:

Тактовый амортизатор, драйвер, схема фазовой автоподстройки

3D модель

Оплата:

Обновлено 17.06.2025, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

MC100LVEL14DWR2G характеристики

Атрибут	Значение атрибута
Номенклатура	MC100LVEL14DWR2G
Производитель	ON Semiconductor
ЧипСити Номер продукта	CC26186470
Категория продукта	Тактовый амортизатор, драйвер, схема фазовой автоподстройки
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	20 Pin
Корпус/Пакет	SOIC-20
Безгалогеновый Статус	Halogen Free
Количество Выходных Интерфейсов	5 Output
Количество Цепей	1 Circuit
Рабочая температура (Макс)	85 ℃
Рабочая температура (мин)	-40 ℃
Напряжение питания	3V ~ 3.8V
Длина	12.95 mm
Ширина	7.6 mm
Высота	2.4 mm
Рабочая Температура	-40℃ ~ 85℃
Жизненный Цикл Продукта	Active
Упаковка	Tape & Reel (TR)
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
ECCN кодекс	EAR99
	Показывать Просмотр аналоги замена

MC100LVEL14DWR2G описание продукта

The MC100LVEL14 is a low skew 1:5 clock distribution chip designed explicitly for low skew clock distribution applications. The device can be driven by either a differential or single-ended ECL or, if positive power supplies are used, PECL input signal. The LVEL14 is functionally and pin compatible with the EL14 but is designed to operate in ECL or PECL mode for a voltage supply range of -3.0 V to -3.8 V ( or 3.0 V to 3.8 V). The LVEL14 features a multiplexed clock input to allow for the distribution of a lower speed scan or test clock along with the high speed system clock. When LOW (or left open and pulled LOW by the input pulldown resistor) the SEL pin will select the differential clock input. The common enable (EN) is synchronous so that the outputs will only be enabled/disabled when they are already in the LOW state. This avoids any chance of generating a runt clock pulse when the device is enabled/disabled as can happen with an asynchronous control. The internal flip flop is clocked on the falling edge of the input clock, therefore all associated specification limits are referenced to the negative edge of the clock input. pin, an internally generated voltage supply, is available to this device only. For single-ended input conditions, the unused differential input is connected to V as a switching reference voltage. V may also rebias AC coupled inputs. When used, decouple V via a 0.01 5F capacitor and limit current sourcing or sinking to 0.5 mA. When not used, V
Features
---
|
50 ps Output-to-Output Skew
Synchronous Enable/Disable
Multiplexed Clock Input
ESD Protection: >2 KV HBM
The 100 Series Contains Temperature Compensation
PECL Mode Operating Range: VCC = 3.0 V to 3.8 V
with VEE = 0 V
NECL Mode Operating Range: VCC = 0 V
with VEE = -3.0 V to -3.8 V
Internal Input Pulldown Resistors on CLK
Q Output will Default LOW with Inputs Open or at VEE
Meets or Exceeds JEDEC Spec EIA/JESD78 IC Latchup Test
Flammability Rating: UL-94 code V-0 @ 1/8",
Oxygen Index 28 to 34
Transistor Count = 303 devices

Показывать

MC100LVEL14DWR2G Даташит PDF

7 страницы, 163 КБ

11/07/2008