LC4256V-75TN100C Купить - Lattice Semiconductor Чип CPLD

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

LC4256V-75TN100C

Lattice Semiconductor

CPLD ispMACH 4000V Family 256 Macro Cells 168MHz 3.3V 100Pin TQFP

Наличие: 1,752 шт. Гарантия оригинала

Адрес доставки:

Цена: ₽ 2,012.06

шт.

Купить

Цена действительна 24 часа

Высокий спрос на этой неделе

Производитель:

Lattice Semiconductor

ЧипСити Номер продукта:

CC4908166

Категория продукта:

Чип CPLD

Дата доставки: 7 дней

3D модель

Оплата:

Обновлено 24.04.2026, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

Более 11 лет опыта в закупках

Сертифицированный поставщик (ISO)

1000+ клиентов в России

Поддержка малого MOQ

LC4256V-75TN100C характеристики

Атрибут	Значение атрибута
Номенклатура	LC4256V-75TN100C
Производитель	Lattice Semiconductor
ЧипСити Номер продукта	CC4908166
Жизненный Цикл Продукта	Active
Категория продукта	Чип CPLD
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	100 Pin
Корпус/Пакет	TQFP-100
Частота	322 MHz
Напряжение Питания (DC)	3.00V (min)
Количество Стежков	100 Position
Количество входов и выходов	64 Input IO
Рабочая температура (Макс)	90 ℃
Рабочая температура (мин)	0 ℃
Напряжение питания	3.3 V
Напряжение питания (Макс)	3.6 V
Напряжение питания (мин)	3 V
Длина	14 mm
Ширина	14 mm
Высота	1.4 mm
Рабочая Температура	0℃ ~ 90℃ (TJ)
Упаковка	Tray
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
REACH SVHC Комплаенс	No SVHC
ECCN кодекс	EAR99
Лицензия HK STC	NLR
	Показывать Просмотр аналоги замена

Аналоги товара

LC4032B-10T48I

Lattice Semiconductor

ATF750LVC-15JC

ATMEL

LC4256V-75FN256

Lattice Semiconductor

255 шт.

0.00 ₽/шт.

LC4256V-75TN100C описание продукта

The LC4256V-75TN100C is a high performance SuperFAST CPLD consist of multiple 64-I/O, 256-macrocell. Output Routing Pools (ORPs) connect the GLBs to the I/O Blocks (IOBs), which contain multiple I/O cells. The ispMACH 4000 family is a blend of Lattice"s two most popular architectures, the ispLSI® 2000 and ispMACH 4A. Retaining the best of both families, the ispMACH 4000 architecture focuses on significant innovations to combine the highest performance with low power in a flexible CPLD family. This family combines high speed and low power with the flexibility needed for ease of design. With its robust global routing pool and output routing pool, this family delivers excellent first-time-fit, timing predictability, routing, pin-out retention and density migration. It has enhanced system integration capabilities. Also offers enhanced I/O features such as slew rate control, PCI compatibility, bus-keeper latches, pull-up resistors, pull-down resistors, open drain outputs and hot socketing.
tPD = 2.5ns propagation delay
Up to four global clock pins with programmable clock polarity control
Up to 80 PTs per output
Enhanced macrocells with individual clock, reset, preset and clock enable controls
Up to four global OE controls
Individual local OE control per I/O pin
Excellent First-Time-Fit ™ and refit
Fast path, SpeedLocking™ Path and wide-PT path
Wide input gating (36 input logic blocks) for fast counters, state machines and address decoders
Low power - 1.8V core low dynamic power
Superior solution for power sensitive consumer applications
5V Tolerant I/O for LVCMOS 3.3, LVTTL and PCI interfaces
Hot-socketing
Open-drain capability
Input pull-up, pull-down or bus-keeper
Programmable output slew rate
3.3V PCI compatible
IEEE 1149.1 boundary scan testable
3.3/2.5/1.8V In-System Programmable
(ISP™) Using IEEE 1532 compliant interface

Показывать

LC4256V-75TN100C Даташит PDF

94 страницы, 364 КБ

11/21/2000