SN74LVC2G74DCUR Купить - TI Бистабильный мультивибратор

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

SN74LVC2G74DCUR

Flip-Flop, Differential / Complementary, Positive Edge, 74LVC74, D, 4.1ns, 200MHz, 32mA, VSSOP

Наличие: 4,677 шт.

Адрес доставки: Москва

Цена: ₽ 10.40

шт.

Купить

*Запросить предложение по оптовому количеству?

*Акции меняются очень быстро Контакты немедленно!

Производитель:

ЧипСити Номер продукта:

CC348444

Категория продукта:

Бистабильный мультивибратор

3D модель

Оплата:

Обновлено 02.08.2025, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

SN74LVC2G74DCUR характеристики

Атрибут	Значение атрибута
Номенклатура	SN74LVC2G74DCUR
Производитель	TI
ЧипСити Номер продукта	CC348444
Категория продукта	Бистабильный мультивибратор
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	8 Pin
Корпус/Пакет	VSSOP-8
Частота	200 MHz
Напряжение Питания (DC)	5.00 V, 5.50 V (max)
Количество Выходных Интерфейсов	1 Output
Выходной Ток	32 mA
Количество Цепей	1 Circuit
Количество Стежков	8 Position
Тактовая Частота	200 MHz
Количество Битов	1 Bit
Время Задержки Распространения	4.40 ns
Полярность	Non-Inverting, Inverting
Количество Вентилей	2 Gate
Входная Ёмкость	5 pF
Количество входов	1 Input
Рабочая температура (Макс)	85 ℃
Рабочая температура (мин)	-40 ℃
Напряжение питания	1.65V ~ 5.5V
Напряжение питания (Макс)	6.5 V
Напряжение питания (мин)	1.65 V
Рабочая Температура	-40℃ ~ 85℃
Жизненный Цикл Продукта	Active
Упаковка	Tape & Reel (TR)
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
REACH SVHC Комплаенс	No SVHC
REACH SVHC Compliance Edition	2014/12/17
	Показывать Просмотр аналоги замена

SN74LVC2G74DCUR описание продукта

The SN74LVC2G74DCUR is a single Positive-edge-triggered D-type Flip-flop with clear and preset. A low level at the preset (PRE) or clear (CLR) input sets or resets the outputs, regardless of the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not related directly to the rise time of the clock pulse. Following the hold-time interval, data at the D-input can be changed without affecting the levels at the outputs.
5.9ns at 3.3V Maximum TPD
Low power consumption
IOFF supports live insertion, partial-power-down mode and back-drive protection
Latch-up performance exceeds 100mA per JESD 78
ESD protection exceeds JESD 22
This device has limited built-in ESD protection, leads should be shorted together or the device placed in conductive foam during storage or handling to prevent electrostatic damage to the MOS gates.

Показывать

SN74LVC2G74DCUR Даташит PDF

22 страницы, 944 КБ

12/08/2015