ADCLK854BCPZ Купить - ADI Тактовый амортизатор, драйвер, схема фазовой автоподстройки

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

ADCLK854BCPZ

ADI

Clock Multiplexer 12Out 2IN Triple 1:4 48Pin LFCSP EP Tray

Наличие: 1,013 шт.

Адрес доставки: Москва

Цена: ₽ 1,237.78

шт.

Купить

*Запросить предложение по оптовому количеству?

*Акции меняются очень быстро Контакты немедленно!

Производитель:

ADI

ЧипСити Номер продукта:

CC694904

Категория продукта:

Тактовый амортизатор, драйвер, схема фазовой автоподстройки

3D модель

Оплата:

Обновлено 17.06.2025, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

ADCLK854BCPZ характеристики

Атрибут	Значение атрибута
Номенклатура	ADCLK854BCPZ
Производитель	ADI
ЧипСити Номер продукта	CC694904
Категория продукта	Тактовый амортизатор, драйвер, схема фазовой автоподстройки
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	48 Pin
Корпус/Пакет	LFCSP-48
Частота	1.2 GHz
Напряжение Питания (DC)	1.71V (min)
Количество Выходных Интерфейсов	12 Output
Количество Цепей	1 Circuit
Количество Стежков	48 Position
Рабочая температура (Макс)	85 ℃
Рабочая температура (мин)	-40 ℃
Напряжение питания	1.71V ~ 1.89V
Напряжение питания (Макс)	1.89 V
Напряжение питания (мин)	1.71 V
Длина	7 mm
Ширина	7 mm
Высота	0.95 mm
Рабочая Температура	-40℃ ~ 85℃
Жизненный Цикл Продукта	Active
Упаковка	Tray
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
REACH SVHC Compliance Edition	2015/12/17
ECCN кодекс	EAR99
	Показывать Просмотр аналоги замена

ADCLK854BCPZ описание продукта

Product Details
The ADCLK854 is a 1.2 GHz/250 MHz LVDS/CMOS fanout buffer optimized for low jitter and low power operation. Possible configurations range from 12 LVDS to 24 CMOS outputs, including combinations of LVDS and CMOS outputs. Three control lines are used to determine whether fixed blocks of outputs (three banks of four) are LVDS or CMOS outputs.
The ADCLK854 offers two selectable inputs and a sleep mode feature. The IN_SEL pin state determines which input is fanned out to all the outputs. The SLEEP pin enables a sleep mode to power down the device.
The inputs accept various types of single-ended and differential logic levels including LVPECL, LVDS, HSTL, CML, and CMOS. Table 8 provides interface options for each type of connection.
This device is available in a 48-pin LFCSP package. It is specified for operation over the standard industrial temperature range of −40°C to +85°C.
### Features and Benefits
2 selectable differential inputs
Selectable LVDS/CMOS outputs
Up to 12 LVDS (1.2 GHz) or 24 CMOS (250 MHz) outputs
<12 mW per channel (100 MHz operation)
54 fs rms integrated jitter (12 kHz to 20 MHz)
100 fs rms additive broadband jitter
|
2.0 ns propagation delay (LVDS)
135 ps output rise/fall (LVDS)
70 ps output-to-output skew (LVDS)
Sleep mode
Pin programmable control
1.8 V power supply
---|---

Показывать

ADCLK854BCPZ Даташит PDF

16 страницы, 543 КБ

04/24/2009