SN74LVC2G74DCUT Купить - TI Бистабильный мультивибратор

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

SN74LVC2G74DCUT

Flip Flop D-Type Pos-Edge 1Element 8Pin VSSOP T/R

Наличие: 430 шт.

Адрес доставки: Москва

Цена: ₽ 127.78

шт.

Купить

*Запросить предложение по оптовому количеству?

*Акции меняются очень быстро Контакты немедленно!

Производитель:

ЧипСити Номер продукта:

CC12744171

Категория продукта:

Бистабильный мультивибратор

3D модель

Оплата:

Обновлено 17.06.2025, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

SN74LVC2G74DCUT характеристики

Атрибут	Значение атрибута
Номенклатура	SN74LVC2G74DCUT
Производитель	TI
ЧипСити Номер продукта	CC12744171
Категория продукта	Бистабильный мультивибратор
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	8 Pin
Корпус/Пакет	VSSOP-8
Частота	200 MHz
Напряжение Питания (DC)	1.65V (min)
Количество Выходных Интерфейсов	1 Output
Выходной Ток	32 mA
Количество Цепей	1 Circuit
Количество Каналов	1 Channel
Количество Стежков	8 Position
Тактовая Частота	140 MHz
Количество Битов	1 Bit
Время Задержки Распространения	4.40 ns
Количество Вентилей	2 Gate
Входная Ёмкость	5 pF
Количество входов	1 Input
Рабочая температура (Макс)	85 ℃
Рабочая температура (мин)	-40 ℃
Напряжение питания	1.65V ~ 5.5V
Напряжение питания (Макс)	5.5 V
Напряжение питания (мин)	1.65 V
Длина	2.3 mm
Ширина	2 mm
Высота	0.85 mm
Рабочая Температура	-40℃ ~ 125℃ (TA)
Жизненный Цикл Продукта	Active
Упаковка	Tape & Reel (TR)
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
REACH SVHC Комплаенс	No SVHC
REACH SVHC Compliance Edition	2018/06/27
	Показывать Просмотр аналоги замена

SN74LVC2G74DCUT описание продукта

The SN74LVC2G74DCUT is a single positive-edge-triggered D-type Flip-flop with clear and preset. It is designed for 1.65 to 5.5V VCC operation. A low level at the preset (PRE\\) or clear (CLR\\) input sets or resets the outputs, regardless of the levels of the other inputs. When PRE\ and CLR\ are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not related directly to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs. This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
5.9ns at 3.3V Maximum tpd
Ioff Supports live insertion, partial-power-down mode and back-drive protection
Latch-up performance exceeds 100mA per JESD 78, class II
10µA Maximum low power consumption
±24mA Output drive at 3.3V
Green product and no Sb/Br

Показывать

SN74LVC2G74DCUT Даташит PDF

22 страницы, 944 КБ

12/08/2015