SN74HC573ADWR Купить - TI Логический замок

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

SN74HC573ADWR

Latch Transparent 3-ST 8CH D-Type 20Pin SOIC T/R

Наличие: 1,060 шт.

Адрес доставки: Москва

Цена: ₽ 14.89

шт.

Купить

*Запросить предложение по оптовому количеству?

*Акции меняются очень быстро Контакты немедленно!

Производитель:

ЧипСити Номер продукта:

CC1425600

Категория продукта:

Логический замок

3D модель

Оплата:

Обновлено 17.06.2025, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

SN74HC573ADWR характеристики

Атрибут	Значение атрибута
Номенклатура	SN74HC573ADWR
Производитель	TI
ЧипСити Номер продукта	CC1425600
Категория продукта	Логический замок
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	20 Pin
Корпус/Пакет	SOIC-20
Цифровой Логический Уровень	CMOS
Напряжение Питания (DC)	2.00V ~ 6.00V
Количество Выходных Интерфейсов	8 Output
Выходной Ток	35 mA
Количество Цепей	8 Circuit
Количество Каналов	8 Channel
Количество Стежков	20 Position
Количество Битов	8 Bit
Время Задержки Распространения	38.0 ns
Узлы Напряжения	6.00 V, 5.00 V, 2.00 V
Привод Выходного Тока	-1.00 mA
Количество входов	8 Input
Рабочая температура (Макс)	85 ℃
Рабочая температура (мин)	-40 ℃
Напряжение питания	2V ~ 6V
Напряжение питания (Макс)	6 V
Напряжение питания (мин)	2 V
Длина	12.8 mm
Ширина	7.52 mm
Высота	2.35 mm
Вес	0.0080113489688 kg
Рабочая Температура	-40℃ ~ 85℃
Жизненный Цикл Продукта	Active
Упаковка	Tape & Reel (TR)
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
REACH SVHC Комплаенс	No SVHC
REACH SVHC Compliance Edition	2015/06/15
	Показывать Просмотр аналоги замена

SN74HC573ADWR описание продукта

The SN74HC573ADWR is an octal transparent D Latch with 3-state outputs. It is designed specifically for driving highly capacitive or relatively low-impedance loads. It is particularly suitable for implementing buffer registers, I/O ports, bidirectional bus drivers and working registers. While the LE input is high, the Q outputs respond to the data (D) inputs. When LE is low, the outputs are latched to retain the data that was set up. A buffered OE\ input can be used to place the eight outputs in either a normal logic state (high or low logic levels) or the high-impedance state. In the high-impedance state, the outputs neither load nor drive the bus lines significantly. The high-impedance state and increased drive provide the capability to drive bus lines without interface or pull-up components. To ensure the high-impedance state during power up or power down, OE\ should be tied to VCC through a pull-up resistor.
High-current 3-state outputs drive bus lines directly or up to 15 LSTTL loads
Bus-structured pinout
80µA Maximum low power consumption
21ns Propagation delay (typical)
±6mA Output drive at 5V
1µA Maximum low input current
Green product and no Sb/Br

Показывать

SN74HC573ADWR Даташит PDF

21 страницы, 861 КБ

12/18/2015