MC100LVEP111FAG Купить - ON Semiconductor Тактовый амортизатор, драйвер, схема фазовой автоподстройки

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

MC100LVEP111FAG

ON Semiconductor

2.5V / 3.3V 2:1:10 Differential ECL/PECL/HSTL Clock / Data Fanout Buffer, 32 LEAD LQFP 7x7, 0.8P, 250-JTRAY

Наличие: 1,627 шт.

Адрес доставки: Москва

Цена: ₽ 471.97

шт.

Купить

*Запросить предложение по оптовому количеству?

*Акции меняются очень быстро Контакты немедленно!

Производитель:

ON Semiconductor

ЧипСити Номер продукта:

CC7183835

Категория продукта:

Тактовый амортизатор, драйвер, схема фазовой автоподстройки

3D модель

Оплата:

Обновлено 01.08.2025, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

MC100LVEP111FAG характеристики

Атрибут	Значение атрибута
Номенклатура	MC100LVEP111FAG
Производитель	ON Semiconductor
ЧипСити Номер продукта	CC7183835
Категория продукта	Тактовый амортизатор, драйвер, схема фазовой автоподстройки
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	32 Pin
Корпус/Пакет	LQFP-32
Частота	3 GHz
Напряжение Питания (DC)	2.38V (min)
Безгалогеновый Статус	Halogen Free
Количество Выходных Интерфейсов	10 Output
Ток Питания	90.0 mA
Количество Цепей	1 Circuit
Количество Стежков	32 Position
Входной Ток	90 mA
Рабочая температура (Макс)	85 ℃
Рабочая температура (мин)	-40 ℃
Напряжение питания	2.375V ~ 3.8V
Напряжение питания (Макс)	3.8 V
Напряжение питания (мин)	2.375 V
Длина	7 mm
Ширина	7 mm
Высота	1.45 mm
Рабочая Температура	-40℃ ~ 85℃
Жизненный Цикл Продукта	Active
Упаковка	Tray
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
REACH SVHC Комплаенс	No SVHC
REACH SVHC Compliance Edition	2015/12/17
ECCN кодекс	EAR99
	Показывать Просмотр аналоги замена

MC100LVEP111FAG описание продукта

The MC100LVEP111FAG is a 2:1:10 low skew Differential Driver designed with clock distribution in mind, accepting two clock sources into an input multiplexer. The PECL input signals can be either differential or single-ended (if the VBB output is used). HSTL inputs can be used when the LVEP111 is operating under PECL conditions. The LVEP111 specifically guarantees low output-to-output skew. Optimal design, layout and processing minimize skew within a device and from device to device. To ensure tightest skew, both sides of differential outputs identically terminate into 50 even if only one output is being used. If an output pair is unused, both outputs may be left open (unterminated) without affecting skew. It can be operated from a positive VCC supply in PECL mode. This allows the LVEP111 to be used for high performance clock distribution in 3.3 or 2.5V systems. Single-ended CLK input operation is limited to a VCC>=3V in PECL mode or VEE -3V in NECL mode when using VBB.
<1ps RMS Jitter
VBB output contains temperature compensation
Open input default state
LVDS Input compatible
Fully compatible with MC100EP111
430ps Typical propagation delay

Показывать

MC100LVEP111FAG Даташит PDF

10 страницы, 142 КБ