FW32305 Купить - Agere Systems

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

FW32305

Agere Systems

1394A PCI PHY/Link Open Host Controller Interface

Наличие: 0 шт. Гарантия оригинала

Адрес доставки:

Цена: Запросить цену

шт.

Купить

Цена действительна 24 часа

Высокий спрос на этой неделе

Производитель:

Agere Systems

ЧипСити Номер продукта:

CC532662039

Дата доставки: 7 дней

3D модель

Оплата:

Обновлено 28.04.2026, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

Более 11 лет опыта в закупках

Сертифицированный поставщик (ISO)

1000+ клиентов в России

Поддержка малого MOQ

FW32305 характеристики

Атрибут	Значение атрибута
Номенклатура	FW32305
Производитель	Agere Systems
ЧипСити Номер продукта	CC532662039
Даташит
3D модель	3D модель
	Показывать Просмотр аналоги замена

Аналоги товара

FW32305 описание продукта

The FW323 is the Agere Systems Inc. implementation of a high-performance, PCI bus-based open host controller for implementation of IEEE 1394a-2000 compliant systems and devices. Link-layer functions are handled by the FW323, utilizing the on-chip 1394a-2000 compliant link core and physical layer core. A high-performance and cost effective solution for connecting and servicing multiple IEEE 1394 (both 1394-1995 and 1394a-2000) peripheral devices can be realized.
Features
■ 1394a-2000 OHCI link and PHY core function in single device:
— Enables smaller, simpler, more efficient mother board and add-in card designs by replacing two components with one
— Enables lower system costs
— Leverages proven 1394a-2000 PHY core design
— Demonstrated compatibility with current Microsoft Windows® drivers and common applications
— Demonstrated interoperability with existing, as well as older, 1394 consumer electronics and periph erals products
— Feature-rich implementation for high performance in common applications
— Supports low-power system designs (CMOS implementation, power management features)
— Provides LPS, LKON, and CNA outputs to support legacy power management implementations
■ OHCI:
— Complies with OHCI 1.1 WHQL requirements
— Complies with Microsoft Windows Logo Program System and Device Requirements
— Listed on Windows Hardware Compatibility List http://www.microsoft.com/hcl/results.asp
— Compatible with Microsoft Windows and MacOS® operating systems
— 4 Kbyte isochronous transmit FIFO
— 2 Kbyte asynchronous transmit FIFO
— 4 Kbyte isochronous receive FIFO
— 2 Kbyte asychronous receive FIFO
— Dedicated asynchronous and isochronous descriptor-based DMA engines
— Eight isochronous transmit contexts
— Eight isochronous receive contexts
— Prefetches isochronous transmit data
— Supports posted write transactions
■ 1394a-2000 PHY core:
— Compliant with IEEE ® 1394a-2000, Standard for a High Performance Serial Bus (Supplement)
— Provides three fully compliant cable ports, each supporting 400 Mbits/s, 200 Mbits/s, and 100 Mbits/s traffic
— Supports extended BIAS_HANDSHAKE time for enhanced interoperability with camcorders
— While unpowered and connected to the bus, will not drive TPBIAS on a connected port even if receiving incoming bias voltage on that port
— Does not require external filter capacitor for PLL
— Supports PHY core-link interface initialization and reset
— Supports link-on as a part of the internal PHY core-link interface
— 25 MHz crystal oscillator and internal PLL provide transmit/receive data at 100 Mbits/s, 200 Mbits/s, and 400 Mbits/s, and internal link-layer controller clock at 50 MHz
— Interoperable across 1394 cable with 1394 physical layers (PHY core) using 5 V supplies
— Node power-class information signaling for system power management
— Supports ack-accelerated arbitration and fly-by concatenation
— Supports arbitrated short bus reset to improve utilization of the bus
— Fully supports suspend/resume
— Supports connection debounce
— Supports multispeed packet concatenation
— Supports PHY pinging and remote PHY access packets
— Reports cable power fail interrupt when voltage at CPS pin falls below 7.5 V
— Separate cable bias and driver termination voltage supply for each port
■ Link:
— Cycle master and isochronous resource manager capable
— Supports 1394a-2000 acceleration features
■ PCI:
— Revision 2.2 compliant
— 33 MHz/32-bit operation
— Programmable burst size for PCI data transfer
— Supports PCI Bus Power Management Interface Specification v.1.1
— Supports clockrun protocol per PCI Mobile Design Guide
— Global byte swap function
Other Features
■ I2C serial ROM interface
■ CMOS process
■ 3.3 V operation, 5 V tolerant inputs
■ 128-pin TQFP package

Показывать

FW32305 Даташит PDF

152 страницы, 502 КБ

просматривать

FW32305 Даташит PDF

152 страницы, 868 КБ

01/20/2013

просматривать

Поиск деталей онлайн

Обновлено 2026/04/28 07:34:36(GMT+3)

Мы поддерживаем денежные переводы из различных банков.Если у вас есть другие потребности в оплате, вы можете связаться с менеджером по продажам. Клиент несет ответственность за расходы по доставке.
- Вы можете выбрать, будет ли стоимость доставки взиматься через ваш счет доставки или нами.

- Пожалуйста, заранее уточните у логистической компании стоимость доставки в отдаленные районы.

- (За доставку в эти районы может взиматься дополнительная плата ($35-$50)).

- Срок доставки: обычно от 2 до 7 рабочих дней.

- Номер для отслеживания будет выслан после отправки заказа.
- Тщательно проверено и упаковано на складе ChipCity

- Вакуумная упаковка

- Антистатическая упаковка

- Ударопрочный пенопласт
- Данные условия носят справочный характер, фактические условия зависят от предложения продавца.

- Пожалуйста, уточняйте технические характеристики продукции при заказе.

- MOQ - минимальное количество заказа, необходимое для приобретения каждой детали.

- Если у вас есть особые инструкции по заказу, пожалуйста, укажите их на странице заказа.

- При заказе будет использоваться предотгрузочная инспекция (PSI).
- Входной контроль качества (IQC), 1000+ квалифицированных дилеров.

- Чипы тестируются авторитетными организациями, чтобы гарантировать качество, подлинность и безопасность вашего устройства.

- Контроль декапсуляции

- Рентгеновский контроль

- рентгенографический контроль

- Электрическое тестирование

- тестирование поверхности

- Склад цифровых компонентов, занимающий площадь 800 квадратных метров, с постоянной температурой и влажностью

Узнать больше >

Рекомендуемые детали
Горячие детали
Популярные детали
Недавно популярные детали

SN:H0.41263LO0V1Q0QC0S0