ADCLK846BCPZ Купить - ADI Тактовый амортизатор, драйвер, схема фазовой автоподстройки

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

ADCLK846BCPZ

ADI

Clock Fanout Buffer 6Out 1IN 1:6 24Pin LFCSP EP Tray

Наличие: 40 шт.

Адрес доставки: Москва

Цена: ₽ 431.14

шт.

Купить

*Запросить предложение по оптовому количеству?

*Акции меняются очень быстро Контакты немедленно!

Производитель:

ADI

ЧипСити Номер продукта:

CC355711

Категория продукта:

Тактовый амортизатор, драйвер, схема фазовой автоподстройки

3D модель

Оплата:

Обновлено 17.06.2025, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

ADCLK846BCPZ характеристики

Атрибут	Значение атрибута
Номенклатура	ADCLK846BCPZ
Производитель	ADI
ЧипСити Номер продукта	CC355711
Категория продукта	Тактовый амортизатор, драйвер, схема фазовой автоподстройки
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	24 Pin
Корпус/Пакет	LFCSP-24
Частота	1.2 GHz
Напряжение Питания (DC)	1.71V (min)
Количество Выходных Интерфейсов	6 Output
Количество Цепей	1 Circuit
Количество Стежков	24 Position
Рабочая температура (Макс)	85 ℃
Рабочая температура (мин)	-40 ℃
Напряжение питания	1.71V ~ 1.89V
Напряжение питания (Макс)	1.89 V
Напряжение питания (мин)	1.71 V
Длина	4 mm
Ширина	4 mm
Высота	0.83 mm
Рабочая Температура	-40℃ ~ 85℃
Жизненный Цикл Продукта	Active
Упаковка	Tray
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
REACH SVHC Комплаенс	No SVHC
REACH SVHC Compliance Edition	2015/12/17
ECCN кодекс	EAR99
	Показывать Просмотр аналоги замена

ADCLK846BCPZ описание продукта

The ADCLK846BCPZ is a 12-output low-power clock Fan-out Buffer optimized for low jitter and low power operation. Possible configurations range from 6 LVDS to 12 CMOS outputs, including combinations of LVDS and CMOS outputs. Two control lines are used to determine whether fixed blocks of outputs are LVDS or CMOS outputs. The clock input accepts various types of single-ended and differential logic levels including LVPECL, LVDS, HSTL, CML and CMOS.
Pin-programmable control
Sleep mode
54fs Integrated jitter (12kHz to 20MHz)
100fs Additive broadband jitter
2ns Propagation delay (LVDS)
135ps Output rise/fall (LVDS)
65ps Output-to-output skew (LVDS)

Показывать

ADCLK846BCPZ Даташит PDF

16 страницы, 503 КБ

05/27/2010