SN65LVDT388ADBT Купить - TI Чип интерфейса

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

SN65LVDT388ADBT

TEXAS INSTRUMENTS SN65LVDT388ADBT Differential Line Receiver IC, 630Mbps Data Rate, 8 Receivers, 15kV ESD, 3V to 3.6V, TSSOP-38

Наличие: 1,132 шт.

Адрес доставки: Москва

Цена: ₽ 715.50

шт.

Купить

*Запросить предложение по оптовому количеству?

*Акции меняются очень быстро Контакты немедленно!

Производитель:

ЧипСити Номер продукта:

CC21356192

Категория продукта:

Чип интерфейса

3D модель

Оплата:

Обновлено 17.06.2025, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

SN65LVDT388ADBT характеристики

Атрибут	Значение атрибута
Номенклатура	SN65LVDT388ADBT
Производитель	TI
ЧипСити Номер продукта	CC21356192
Категория продукта	Чип интерфейса
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	38 Pin
Корпус/Пакет	TSSOP-38
Напряжение Питания (DC)	3.00V (min)
Ток Питания	40 mA
Количество Стежков	38 Position
Рассеяние Мощности	1071 W
Скорость Передачи Данных	630 Mbps
Входной ток (мин)	40 μA
Рабочая температура (Макс)	85 ℃
Рабочая температура (мин)	-40 ℃
Рассеиваемая Мощность (Макс)	1071 mW
Напряжение питания	3V ~ 3.6V
Напряжение питания (Макс)	3.6 V
Напряжение питания (мин)	3 V
Длина	9.7 mm
Ширина	4.4 mm
Высота	1.15 mm
Рабочая Температура	-40℃ ~ 85℃
Жизненный Цикл Продукта	Active
Упаковка	Tube
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
REACH SVHC Комплаенс	No SVHC
REACH SVHC Compliance Edition	2015/06/15
ECCN кодекс	EAR99
	Показывать Просмотр аналоги замена

SN65LVDT388ADBT описание продукта

The SN65LVDT388ADBT is an octal differential Line Receiver implements the electrical characteristics of low-voltage differential signalling (LVDS). This signalling technique lowers the output voltage levels of 5V differential standard levels (such as EIA/TIA-422B) to reduce the power, increase the switching speeds and allow operation with a 3V supply rail. Any of the differential receivers provides a valid logical output state with a ±100mV differential input voltage within the input common-mode voltage range. The input common-mode voltage range allows 1V of ground potential difference between two LVDS nodes. Additionally, the high-speed switching of LVDS signals almost always requires the use of a line impedance matching resistor at the receiving end of the cable or transmission media. The LVDT products eliminate this external resistor by integrating it with the receiver.
Open-circuit failsafe
Flow-through pin-out
Integrated 110R line termination resistors on LVDT products
Bus-terminal ESD exceeds 15kV
2.6ns Typical propagation delay time
100ps Typical output skew
<1ns Part-to-part skew
630Mbps Signalling rate
Green product and no Sb/Br

Показывать

SN65LVDT388ADBT Даташит PDF

44 страницы, 1708 КБ

09/04/2015