LMK03328RHST Купить - TI Тактовый генератор

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

LMK03328RHST

PLL Clock Generator Dual 1MHz to 1000MHz 48Pin WQFN T/R

Наличие: 950 шт.

Адрес доставки: Москва

Цена: ₽ 1,948.78

шт.

Купить

*Запросить предложение по оптовому количеству?

*Акции меняются очень быстро Контакты немедленно!

Производитель:

ЧипСити Номер продукта:

CC28879004

Категория продукта:

Тактовый генератор

3D модель

Оплата:

Обновлено 17.06.2025, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

LMK03328RHST характеристики

Атрибут	Значение атрибута
Номенклатура	LMK03328RHST
Производитель	TI
ЧипСити Номер продукта	CC28879004
Категория продукта	Тактовый генератор
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	48 Pin
Корпус/Пакет	WFQFN-48
Частота	300 MHz
Напряжение Питания (DC)	3.13V (min)
Количество Выходных Интерфейсов	8 Output
Количество Цепей	1 Circuit
Количество Стежков	48 Position
Рабочий цикл	55% (Max)
Рабочая температура (Макс)	85 ℃
Рабочая температура (мин)	-40 ℃
Напряжение питания	1.7V ~ 3.465V
Напряжение питания (Макс)	3.465 V
Напряжение питания (мин)	3.135 V
Рабочая Температура	-40℃ ~ 85℃
Жизненный Цикл Продукта	Active
Упаковка	Tape & Reel (TR)
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Lead Free
REACH SVHC Compliance Edition	2015/06/15
ECCN кодекс	EAR99
	Показывать Просмотр аналоги замена

LMK03328RHST описание продукта

The LMK03328 is an ultra-low-noise clock generator with two fractional-N frequency synthesizers with integrated VCOs, flexible clock distribution/fanout, and pin-selectable configuration states stored in on-chip EEPROM. The device can generate multiple clocks for various multi-gigabit serial interfaces and digital devices, reduces BOM cost and board area, and improves reliability by replacing multiple oscillators and clock distribution devices. The ultra-low-jitter reduces bit error rate (BER) in high-speed serial links.
For each PLL, a differential/single-ended clock or crystal input can be selected as the PLL reference clock. The selected PLL reference input can be used to lock the VCO frequency at an integer or fractional multiple of the reference input frequency. The VCO frequency for the respective PLLs can be tuned between 4.8 GHz and 5.4 GHz. Both PLL/VCOs are equivalent in performance and functionality. Each PLL offers the flexibility to select a predefined or user-defined loop bandwidth, depending on the needs of the application. Each PLL has a postdivider that can be selected between divide-by 2, 3, 4, 5, 6, 7 or 8.
All the output channels can select the divided-down VCO clock from PLL1 or PLL2 as the source for the output divider to set the final output frequency. Some output channels can also independently select the reference input for PLL1 or PLL2 as an alternative source to be bypassed to the corresponding output buffers. The 8-bit output dividers support a divide range of 1 to 256 (even or odd), output frequencies up to 1 GHz, and output phase synchronization capability.
All output pairs are ground-referenced CML drivers with programmable swing that can be interfaced to LVDS or LVPECL or CML receivers with AC coupling. All output pairs can also be independently configured as HCSL outputs or 2× 1.8-V LVCMOS outputs. The outputs offer lower power at 1.8 V, higher performance and power supply noise immunity, and lower EMI compared to voltage-referenced driver designs (such as traditional LVDS and LVPECL drivers). Two additional 3.3-V LVCMOS outputs can be obtained via the STATUS pins. This is an optional feature in case of a need for 3.3-V LVCMOS outputs and device status signals are not needed. The device features self startup from on-chip programmable EEPROM or pre-defined ROM memory, which offers multiple custom device modes selectable via pin control and can eliminate the need for serial programming. The device registers and on-chip EEPROM settings are fully programmable via I2C-compatible serial interface. The device slave address is programmable in EEPROM and LSBs are settable with a 3-state pin.
The device provides two frequency margining options with glitch-free operation to support system design verification tests (DVT), such as standard compliance and system timing margin testing. Fine frequency margining (in ppm) can be supported by using a low-cost pullable crystal on the internal crystal oscillator (XO), and selecting this input as the reference to the PLL synthesizer. The frequency margining range is determined by the crystal\x92s trim sensitivity and the on-chip varactor range. XO frequency margining can be controlled through pin or I2C control for ease-of-use and high flexibility. Coarse frequency margining (in %) is available on any output channel by changing the output divide value via I2C interface, which synchronously stops and restarts the output clock to prevent a glitch or runt pulse when the divider is changed.
Internal power conditioning provide excellent power supply noise rejection (PSNR), reducing the cost and complexity of the power delivery network. The analog and digital core blocks operate from 3.3 V ± 5% supply and output blocks operate from 1.8 V / 2.5 V / 3.3 V ± 5% supply.

Показывать

LMK03328RHST Даташит PDF

151 страницы, 1645 КБ

03/04/2016

просматривать

LMK03328RHST Даташит PDF

168 страницы, 2177 КБ

09/04/2015

просматривать

LMK03328RHST Даташит PDF

2 страницы, 147 КБ

05/31/2018

просматривать

LMK03328RHST Даташит PDF

168 страницы, 2177 КБ

11/19/2015

просматривать

LMK03328RHST Даташит PDF

151 страницы, 1655 КБ

09/12/2016

просматривать

LMK03328RHST Даташит PDF

153 страницы, 2187 КБ

01/28/2016

просматривать

LMK03328RHST Даташит PDF

153 страницы, 2197 КБ

просматривать

LMK03328RHST Справочное руководство пользователя

56 страницы, 6490 КБ

08/25/2015

просматривать

Поиск деталей онлайн

Обновлено 2025/06/17 07:34:36(GMT+3)

Мы поддерживаем денежные переводы из различных банков.Если у вас есть другие потребности в оплате, вы можете связаться с менеджером по продажам. Клиент несет ответственность за расходы по доставке.
- Вы можете выбрать, будет ли стоимость доставки взиматься через ваш счет доставки или нами.

- Пожалуйста, заранее уточните у логистической компании стоимость доставки в отдаленные районы.

- (За доставку в эти районы может взиматься дополнительная плата ($35-$50)).

- Срок доставки: обычно от 2 до 7 рабочих дней.

- Номер для отслеживания будет выслан после отправки заказа.
- Тщательно проверено и упаковано на складе ChipCity

- Вакуумная упаковка

- Антистатическая упаковка

- Ударопрочный пенопласт
- Данные условия носят справочный характер, фактические условия зависят от предложения продавца.

- Пожалуйста, уточняйте технические характеристики продукции при заказе.

- MOQ - минимальное количество заказа, необходимое для приобретения каждой детали.

- Если у вас есть особые инструкции по заказу, пожалуйста, укажите их на странице заказа.

- При заказе будет использоваться предотгрузочная инспекция (PSI).
- Входной контроль качества (IQC), 1000+ квалифицированных дилеров.

- Чипы тестируются авторитетными организациями, чтобы гарантировать качество, подлинность и безопасность вашего устройства.

- Контроль декапсуляции

- Рентгеновский контроль

- рентгенографический контроль

- Электрическое тестирование

- тестирование поверхности

- Склад цифровых компонентов, занимающий площадь 800 квадратных метров, с постоянной температурой и влажностью

Узнать больше >

Рекомендуемые детали
Горячие детали
Популярные детали
Недавно популярные детали

SN:H1.62057LO31189V82Q0QC0S3