ADF4193BCPZ Купить - ADI Тактовый генератор

Картинки только для справки.Точные характеристики следует получить из паспорта продукта.

ADF4193BCPZ

ADI

Clock Generator 300MHz to 3.5GHz Input 470MHz Output 32Pin LFCSP EP Tray

Наличие: 1,018 шт.

Адрес доставки: Москва

Цена: ₽ 648.29

шт.

Купить

*Запросить предложение по оптовому количеству?

*Акции меняются очень быстро Контакты немедленно!

Производитель:

ADI

ЧипСити Номер продукта:

CC9332040

Категория продукта:

Тактовый генератор

3D модель

Оплата:

Обновлено 17.06.2025, 07:48:07(GMT+3)

Проверка качества компонентов

тдел качества компонентов ЧипСити поддерживает вышеупомянутые многочисленные методы проверки, чтобы гарантировать качество компонентов. Узнать больше >

ADF4193BCPZ характеристики

Атрибут	Значение атрибута
Номенклатура	ADF4193BCPZ
Производитель	ADI
ЧипСити Номер продукта	CC9332040
Категория продукта	Тактовый генератор
Даташит
3D модель	3D модель
Стиль Монтажа	Surface Mount
Количество Выводов	32 Pin
Корпус/Пакет	LFCSP-32
Частота	3.50 GHz
Напряжение Питания (DC)	2.70V (min)
Количество Выходных Интерфейсов	1 Output
Ток Питания	30 mA
Количество Цепей	1 Circuit
Рабочая температура (Макс)	85 ℃
Рабочая температура (мин)	-40 ℃
Напряжение питания	2.7V ~ 3.3V
Напряжение питания (Макс)	3.3 V
Напряжение питания (мин)	2.7 V
Длина	5.1 mm
Ширина	5.1 mm
Высота	0.75 mm
Рабочая Температура	-40℃ ~ 85℃
Жизненный Цикл Продукта	Active
Упаковка	Tray
RoHS Комплаенс	RoHS Compliant
Бессвинцовая Статус	Contains Lead
ECCN кодекс	EAR99
	Показывать Просмотр аналоги замена

ADF4193BCPZ описание продукта

Product Details
The ADF4193 frequency synthesizer can be used to implement local oscillators in the upconversion and downconversion sections of wireless receivers and transmitters. Its architecture is specifically designed to meet the GSM/EDGE lock time requirements for base stations. It consists of a low noise, digital phase frequency detector (PFD), and a precision differential charge pump. There is also a differential amplifier to convert the differential charge pump output to a single-ended voltage for the external voltage-controlled oscillator (VCO).
The Σ-Δ-based fractional interpolator, working with the N divider, allows programmable modulus fractional-N division. Additionally, the 4-bit reference (R) counter and on-chip frequency doubler allow selectable reference signal (REFIN) frequencies at the PFD input. A complete phase-locked loop (PLL) can be implemented if the synthesizer is used with an external loop filter and a VCO. The switching architecture ensures that the PLL settles inside the GSM time slot guard period, removing the need for a second PLL and associated isolation switches. This decreases cost, complexity, PCB area, shielding, and characterization on previous ping-pong GSM PLL architectures.
**Applications**
GSM/EDGE base stations
PHS base stations
Instrumentation and test equipment
### Features and Benefits
New, fast settling, fractional-N PLL architecture
Single PLL replaces ping-pong synthesizers
Frequency hop across GSM band in 5 µs with phase settled by 20 µs
0.5° rms phase error at 2 GHz RF output
Digitally programmable output phase
RF input range up to 3.5 GHz
3-wire serial interface
On-chip, low noise differential amplifier
Phase noise figure of merit: –216 dBc/Hz
Loop filter design possible using ADIsimPLL™
Qualified for automotive applications

Показывать

ADF4193BCPZ Даташит PDF

29 страницы, 613 КБ

01/08/2015